( en | de | ru )

 

Disambiguierung von "Zatt, Bruno"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Terabit Hybrid FPGA-ASIC Platform for Switch Virtualization.

, , , , , und . ISVLSI, Seite 73-78. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Fritz Zattler

Peter Zattler

Bernd Zattler

Jürgen Zattler

Michaela Zattler

 

Weitere Publikationen von Autoren mit dem selben Namen

Power efficient and high troughtput multi-size IDCT targeting UHD HEVC decoders., , , , , und . ISCAS, Seite 1925-1928. IEEE, (2014)A Low-Area and High-Throughput Intra Prediction Architecture for a Multi-Standard HEVC and H.264/AVC Video Encoder., , , und . SBCCI, Seite 10:1-10:6. ACM, (2015)Sample adaptive offset filter hardware design for HEVC encoder., , , , und . VCIP, Seite 299-302. IEEE, (2014)Configurable hardware design for the HEVC-based Adaptive Loop Filter., , , , und . LASCAS, Seite 1-4. IEEE, (2014)Speedup-aware history-based tiling algorithm for the HEVC standard., , , und . ICIP, Seite 824-828. IEEE, (2016)Hardware design of DC/CFL intra-prediction decoder for the AV1 codec., , , und . SBCCI, Seite 16. ACM, (2019)Low-Power and High-Throughput Approximated Architecture for AV1 FME Interpolation., , , , , und . ISCAS, Seite 1-5. IEEE, (2021)Speedup evaluation of HEVC parallel video coding using Tiles., , , und . J. Real Time Image Process., 17 (5): 1469-1486 (2020)AV1 and VVC Video Codecs: Overview on Complexity Reduction and Hardware Design., , , , , , , und . IEEE Open J. Circuits Syst., (2021)High-Throughput and Multiplierless Hardware Design for the AV1 Local Warped MC Interpolation., , , , , und . ICIP, Seite 2680-2684. IEEE, (2023)