Autor der Publikation

Microarchitecture parameter selection to optimize system performance under process variation.

, und . ICCAD, Seite 429-436. ACM, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Sneak-Path Based Test and Diagnosis for 1R RRAM Crossbar Using Voltage Bias Technique., , , , und . DAC, Seite 38:1-38:6. ACM, (2017)A Novel Test Method for Metallic CNTs in CNFET-Based SRAMs., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 35 (7): 1192-1205 (2016)Mitigating the Impact of Process Variations on Processor Register Files and Execution Units., und . MICRO, Seite 504-514. IEEE Computer Society, (2006)Process Variation Tolerant 3T1D-Based Cache Architectures., , , und . MICRO, Seite 15-26. IEEE Computer Society, (2007)PRADA: Point Cloud Recognition Acceleration via Dynamic Approximation., , und . ACM TUR-C, Seite 49-50. ACM, (2023)AdaS: A Fast and Energy-Efficient CNN Accelerator Exploiting Bit-Sparsity., , , , , , , und . DAC, Seite 1-6. IEEE, (2023)N3H-Core: Neuron-designed Neural Network Accelerator via FPGA-based Heterogeneous Computing Cores., , , , , , und . FPGA, Seite 112-122. ACM, (2022)AXNet: approximate computing using an end-to-end trainable neural network., , , , , , und . ICCAD, Seite 11:1-11:8. ACM, (2018)Approximate Random Dropout for DNN training acceleration in GPGPU., , , , , , , und . DATE, Seite 108-113. IEEE, (2019)Accelerator-friendly neural-network training: Learning variations and defects in RRAM crossbar., , , , , , und . DATE, Seite 19-24. IEEE, (2017)