( en | de | ru )

 

Disambiguierung von "Burger, Doug"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Universal Mechanisms for Data-Parallel Architectures.

, , , und . MICRO, Seite 303-314. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Doug Rugh

Ellen Douglas

Meghan Dougherty

Theobald Douglas

Ronan Douguet

 

Weitere Publikationen von Autoren mit dem selben Namen

On-Chip Interconnection Networks of the TRIPS Chip., , , , , , und . IEEE Micro, 27 (5): 41-50 (2007)A Neuroevolution Method for Dynamic Resource Allocation on a Chip Multiprocessor, , und . Proceedings of the INNS-IEEE International Joint Conference on Neural Networks, Seite 2355--2361. Piscataway, NJ, IEEE, (2001)Microprocessor pipeline energy analysis., , , , und . ISLPED, Seite 282-287. ACM, (2003)Register Bank Assignment for Spatially Partitioned Processors., , , und . LCPC, Volume 5335 von Lecture Notes in Computer Science, Seite 64-79. Springer, (2008)Multicore Model from Abstract Single Core Inputs., , , , und . IEEE Comput. Archit. Lett., 12 (2): 59-62 (2013)Billion-Transistor Architectures - Guest Editors' Introduction., und . Computer, 30 (9): 46-49 (1997)Static Energy Reduction Techniques for Microprocessor Caches., , , , und . ICCD, Seite 276-283. IEEE Computer Society, (2001)Implementation and Evaluation of On-Chip Network Architectures., , , , und . ICCD, Seite 477-484. IEEE, (2006)Exploiting Microarchitectural Redundancy For Defect Tolerance., , , und . ICCD, Seite 481-488. IEEE Computer Society, (2003)Mixed-Signal Charge-Domain Acceleration of Deep Neural Networks through Interleaved Bit-Partitioned Arithmetic., , , , , , , und . PACT, Seite 399-411. ACM, (2020)