( en | de | ru )

 

Disambiguierung von "Ha, Yajun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
ParaFRo: A hybrid parallel FPGA router using fine grained synchronization and partitioning.

, , und . FPL, Seite 1-11. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yajun Fang

Yajun Xiao

Yajun Cheng

Hoang Ha

Hoang Ha

 

Weitere Publikationen von Autoren mit dem selben Namen

A 0.4V 280-nW frequency reference-less nearly all-digital hybrid domain temperature sensor., , , und . A-SSCC, Seite 301-304. IEEE, (2014)An optimized design for serial-parallel finite field multiplication over GF(2m) based on all-one polynomials., , und . ASP-DAC, Seite 210-215. IEEE, (2009)Multi-processor System-level Synthesis for Multiple Applications on Platform FPGA., , , , und . FPL, Seite 92-97. IEEE, (2007)An architecture and timing-driven routing algorithm for area-efficient FPGAs with time-multiplexed interconnects., , und . FPL, Seite 615-618. IEEE, (2008)Criticality-based routing for FPGAS with reverse body bias switch box architectures., , und . FPL, Seite 1-6. IEEE, (2013)Parallel dataflow execution for sequential programs on reconfigurable hybrid MPSoCs., , , und . FPT, Seite 53-56. IEEE, (2012)Mapping real-life applications on run-time reconfigurable NoC-based MPSoC on FPGA., , , und . FPT, Seite 365-368. IEEE, (2010)An Energy-Efficient Stream-Based FPGA Implementation of Feature Extraction Algorithm for LiDAR Point Clouds With Effective Local-Search., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 70 (1): 253-265 (Januar 2023)DVFS-Based Quality Maximization for Adaptive Applications With Diminishing Return., , , , und . IEEE Trans. Computers, 70 (5): 803-816 (2021)Vt balancing and device sizing towards high yield of sub-threshold static logic gates., , , und . ISLPED, Seite 355-358. ACM, (2007)