( en | de | ru )

 

Disambiguierung von "Gupta, Rajesh K."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Interface Synthesis using Memory Mapping for an FPGA Platform.

, , , , und . ICCD, Seite 140-145. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Varun K Gupta

Rajesh Saiju

Hybrid Power System Modelling - Simulation and Energy Management Unit Development. Uni Kassel, (2008)

Rajesh Chitta

Rajesh Saiju

Rajesh Narasimha

 

Weitere Publikationen von Autoren mit dem selben Namen

ASIC Design., und . The VLSI Handbook, CRC Press, (1999)Opportunities and pitfalls in HDL-based system design., , , und . ICCD, Seite 56-57. IEEE Computer Society, (1996)Compiler-Directed Cache Line Size Adaptivity., , , , und . Intelligent Memory Systems, Volume 2107 von Lecture Notes in Computer Science, Seite 183-187. Springer, (2000)Compiler-Directed Cache Assist Adaptivity., , , , und . ISHPC, Volume 1940 von Lecture Notes in Computer Science, Seite 88-104. Springer, (2000)Ads(3)/CFT(2) to Ads(2)/CFT(1), und . (28.01.2009)Constrained software synthesis for embedded applications., und . J. Syst. Archit., 43 (8): 557-586 (1997)Marble: collaborative scheduling of batteryless sensors with meta reinforcement learning., , , , und . BuildSys@SenSys, Seite 140-149. ACM, (2021)BEAR-Data: Analysis and Applications of an Open Multizone Building Dataset., , , , , und . BuildSys@SenSys, Seite 240-243. ACM, (2023)Timing-driven HW/SW codesign based on task structuring and process timing simulation., , und . CODES, Seite 203-207. ACM, (1999)Specification and analysis of timing constraints for embedded systems., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 16 (3): 240-256 (1997)