( en | de | ru )

 

Disambiguierung von "Zafalon, Roberto"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Fast and accurate power verification of a Viterbi decoder IP based on mixed-level power simulation technique with automatic spatio-temporal circuit partitioning.

, , und . CICC, Seite 31-34. IEEE, (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Roberto Cruccolini

Roberto Sala

Roberto Fornari

Roberto Minakawa

Roberto Klimmek

 

Weitere Publikationen von Autoren mit dem selben Namen

Branch prediction techniques for low-power VLIW processors., , , , und . ACM Great Lakes Symposium on VLSI, Seite 225-228. ACM, (2003)e-Mobility the next frontier for automotive industry., , und . DATE, Seite 1745-1748. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Low-power technology mapping for mixed-swing logic., , , und . ISLPED, Seite 291-294. ACM, (2001)An Instruction-Level Methodology for Power Estimation and Optimization of Embedded VLIW Cores., , , , , und . DATE, Seite 1128. IEEE Computer Society, (2002)Low-power design tools: are EDA vendors taking this matter seriously?, , , , , und . DATE, Seite 1227. European Design and Automation Association, Leuven, Belgium, (2006)Low-power branch prediction techniques for VLIW architectures: a compiler-hints based approach., , , , , und . Integr., 38 (3): 515-524 (2005)Energy/Performance Evaluation of the Multithreaded Extension of a Multicluster VLIW Processor., , , und . CAMP, Seite 265-270. IEEE Computer Society, (2005)Parallel Mixed-Level Power Simulation Based on Spatio-Temporal Circuit Partitioning., , und . DAC, Seite 562-567. ACM Press, (1999)Energy estimation and optimization of embedded VLIW processors based on instruction clustering., , , , , und . DAC, Seite 886-891. ACM, (2002)Low Effort, High Accuracy Network-on-Chip Power Macro Modeling., , und . PATMOS, Volume 3254 von Lecture Notes in Computer Science, Seite 541-552. Springer, (2004)