Autor der Publikation

Fast and accurate power verification of a Viterbi decoder IP based on mixed-level power simulation technique with automatic spatio-temporal circuit partitioning.

, , und . CICC, Seite 31-34. IEEE, (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Automatic characterization and modeling of power consumption in static RAMs., , und . ISLPED, Seite 112-114. ACM, (1998)Yield-aware placement optimization., , , , , und . DATE, Seite 1232-1237. EDA Consortium, San Jose, CA, USA, (2007)DFM rules!, , , , , , , und . DAC, Seite 168-169. ACM, (2005)Reduced Order Macromodel of Coupled Interconnects for Timing and Functional Verification of Sub Half-micron IC Designs., , und . ASP-DAC, Seite 45-50. IEEE, (1998)Impact Analysis of Process Variability on Clock Skew., , , , , und . ISQED, Seite 129-132. IEEE Computer Society, (2002)Fast and accurate power verification of a Viterbi decoder IP based on mixed-level power simulation technique with automatic spatio-temporal circuit partitioning., , und . CICC, Seite 31-34. IEEE, (1999)Analog IP Testing: Diagnosis and Optimization., , , , , , und . DATE, Seite 192-196. IEEE Computer Society, (2002)Accurate and Efficient Macromodel of Submicron Digital Standard Cells., , und . DAC, Seite 633-637. ACM Press, (1997)An asymptotically constant, linearly bounded methodology for the statistical simulation of analog circuits including component mismatch effects., , , , und . DAC, Seite 15-18. ACM, (2000)An effective DFM strategy requires accurate process and IP pre-characterization., , , , und . DAC, Seite 760-761. ACM, (2005)