Autor der Publikation

Dual Imager Core Chip with 24.8 Rangemaps/s 3-D and 58 fps 2-D Simultaneous Capture Capability.

, , , und . IEICE Trans. Electron., 92-C (6): 798-805 (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Time-to-digital converter based on time difference amplifier with non-linearity calibration., , , , und . ESSCIRC, Seite 266-269. IEEE, (2010)A 128-channel, 9ps column-parallel two-stage TDC based on time difference amplification for time-resolved imaging., und . ESSCIRC, Seite 119-122. IEEE, (2011)A fully-integrated 780×800μm2 multi-digital silicon photomultiplier with column-parallel time-to-digital converter., , und . ESSCIRC, Seite 89-92. IEEE, (2012)Variable Length Coded Address Compression for High-Speed 3-D Range-Finder Using Light-Section Method., , , und . IEICE Trans. Electron., 94-C (1): 124-127 (2011)Dual Imager Core Chip with 24.8 Rangemaps/s 3-D and 58 fps 2-D Simultaneous Capture Capability., , , und . IEICE Trans. Electron., 92-C (6): 798-805 (2009)Cascaded time difference amplifier using differential logic delay cell., , , und . ASP-DAC, Seite 355-356. IEEE, (2010)11.4 A 67, 392-SPAD PVTB-compensated multi-channel digital SiPM with 432 column-parallel 48ps 17b TDCs for endoscopic time-of-flight PET., , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)Cascaded Time Difference Amplifier with Differential Logic Delay Cell., , , , und . IEICE Trans. Electron., 94-C (4): 654-662 (2011)A 256×256 14k range maps/s 3-D range-finding image sensor using row-parallel embedded binary., , und . ISSCC, Seite 404-405. IEEE, (2010)