Autor der Publikation

Based on model-driven fast iterative shrinkage thresholding network for bioluminescence tomography reconstruction.

, , , , , , , , und . Medical Imaging: Image Processing, Volume 12464 von SPIE Proceedings, SPIE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

NEST: DIMM based Near-Data-Processing Accelerator for K-mer Counting., , , , und . ICCAD, Seite 28:1-28:9. IEEE, (2020)CNNWire: Boosting Convolutional Neural Network with Winograd on ReRAM based Accelerators., , , , und . ACM Great Lakes Symposium on VLSI, Seite 283-286. ACM, (2019)AERIS: area/energy-efficient 1T2R ReRAM based processing-in-memory neural network system-on-a-chip., , , , , , , , und . ASP-DAC, Seite 146-151. ACM, (2019)Hyperscale FPGA-as-a-service architecture for large-scale distributed graph neural network., , , , , , , , , und 4 andere Autor(en). ISCA, Seite 946-961. ACM, (2022)Architecture exploration for ambient energy harvesting nonvolatile processors., , , , , , , , und . HPCA, Seite 526-537. IEEE Computer Society, (2015)SCOPE: A Stochastic Computing Engine for DRAM-Based In-Situ Accelerator., , , , , , , , und . MICRO, Seite 696-709. IEEE Computer Society, (2018)Balancing Memory Accesses for Energy-Efficient Graph Analytics Accelerators., , , , , , , , , und 1 andere Autor(en). ISLPED, Seite 1-6. IEEE, (2019)Pinatubo: a processing-in-memory architecture for bulk bitwise operations in emerging non-volatile memories., , , , , und . DAC, Seite 173:1-173:6. ACM, (2016)Based on model-driven fast iterative shrinkage thresholding network for bioluminescence tomography reconstruction., , , , , , , , und . Medical Imaging: Image Processing, Volume 12464 von SPIE Proceedings, SPIE, (2023)NNBench-X: A Benchmarking Methodology for Neural Network Accelerator Designs., , , , , und . EMC2@HPCA/CVPR/ISCA, Seite 11-15. IEEE, (2019)