( en | de | ru )

 

Disambiguierung von "Savaria, Yvon"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Digital signal propagation on a wafer-scale smart active programmable interconnect.

, , , , und . ICECS, Seite 1059-1062. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yvon Gauthier

Yvon Gardan

 

Weitere Publikationen von Autoren mit dem selben Namen

Optimal scheduling policy for AFDX End-Systems with virtual links of identical bandwidth allocation gap size., , und . CCECE, Seite 1-4. IEEE, (2012)Multi-processor SoC integration: a case study on BlueGene/L., und . SoCC, Seite 201-204. IEEE, (2004)An interface for the I2C protocol in the WaferBoard™., , und . ISCAS, Seite 1492-1495. IEEE, (2013)Mapping applications on two-level configurable hardware., , und . AHS, Seite 1-8. IEEE, (2015)Modeling the faulty behaviour of digital designs using a feed forward neural network approach., , und . ISCAS, Seite 1518-1521. IEEE, (2015)A comparison of self-organizing neural networks for fast clustering of radar pulses, , , und . Signal Processing, 64 (3): 249--269 (Februar 1998)Fast parameters optimization of an iterative decoder using a configurable hardware accelerator., , , , , und . ISCAS (4), Seite 4159-4162. IEEE, (2005)High-voltage operational amplifier based on dual floating-gate transistors., , , und . ISCAS, IEEE, (2006)Spurs modeling in direct digital period synthesizers related to phase accumulator truncation., , und . ISCAS (3), Seite 389-392. IEEE, (2004)Design and validation of a novel reconfigurable and defect tolerant JTAG scan chain., , , und . ISCAS, Seite 2559-2562. IEEE, (2014)