Autor der Publikation

Power consumption estimation using VNOC2.0 simulator for a fuzzy-logic based low power Network-on-Chip.

, , und . ICICDT, Seite 1-4. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Low-cost Low-Power Implementation of Binary Edwards Curve for Secure Passive RFID Tags., , , , und . MCSoC, Seite 494-500. IEEE, (2023)An Asynchronous Power Aware and Adaptive NoC Based Circuit., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 44 (4): 1167-1177 (2009)An Efficient Event-driven Neuromorphic Architecture for Deep Spiking Neural Networks., , , und . SoCC, Seite 144-149. IEEE, (2019)A light-weight neuromorphic controlling clock gating based multi-core cryptography platform., , , und . Microprocess. Microsystems, (2024)A Novel Hardware Architecture for Human Detection using HOG-SVM Co-Optimization., , und . APCCAS, Seite 33-36. IEEE, (2019)High-performance adaption of ARM processors into Network-on-Chip architectures., , , , und . SoCC, Seite 222-227. IEEE, (2013)FIFO-level-based power management and its application to an H.264 encoder., , , , und . IECON, Seite 158-163. IEEE, (2014)AXI-NoC: High-Performance Adaptation Unit for ARM Processors in Network-on-Chip Architectures., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 100-A (8): 1650-1660 (2017)Power consumption estimation using VNOC2.0 simulator for a fuzzy-logic based low power Network-on-Chip., , und . ICICDT, Seite 1-4. IEEE, (2017)Report on power, thermal and reliability prediction for 3D Networks-on-Chip., , , und . CoRR, (2020)