( en | de | ru )

 

Disambiguierung von "Sakurai, Takayasu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A high-speed, low-power capacitive-coupling transceiver for wireless wafer-level testing systems.

, , , , und . 3DIC, Seite 1-4. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yoriko Sakurai

Kaneaki Sakurai

Takayasu Shimizu

Miriam Takayasu

 

Weitere Publikationen von Autoren mit dem selben Namen

Reducing IR drop in 3D integration to less than 1/4 using Buck Converter on Top die (BCT) scheme., , , , , , , und . ISQED, Seite 210-215. IEEE, (2013)High-Speed Circuit Design with Scaled-Down MOSFET's and Low Supply Voltage.. ISCAS, Seite 1487-1490. IEEE, (1993)Inductor design of 20-V boost converter for low power 3D solid state drive with NAND flash memories., , , , , , und . ISLPED, Seite 87-92. ACM, (2009)A low voltage buck DC-DC converter using on-chip gate boost technique in 40nm CMOS., , , , , , , und . ASP-DAC, Seite 109-110. IEEE, (2013)An on-chip characterizing system for within-die delay variation measurement of individual standard cells in 65-nm CMOS., , , und . ASP-DAC, Seite 109-110. IEEE, (2011)0.5-V input digital LDO with 98.7% current efficiency and 2.7-µA quiescent current in 65nm CMOS., , , , , , , und . CICC, Seite 1-4. IEEE, (2010)Digital Active Gate Drive with Optimal Switching Patterns to Adapt to Sinusoidal Output Current in a Full Bridge Inverter Circuit., , , , , , , und . IECON, Seite 1684-1689. IEEE, (2019)A High-Speed Inductive-Coupling Link With Burst Transmission., , , , , und . IEEE J. Solid State Circuits, 44 (3): 947-955 (2009)An 11-nW CMOS Temperature-to-Digital Converter Utilizing Sub-Threshold Current at Sub-Thermal Drain Voltage., , , und . IEEE J. Solid State Circuits, 54 (3): 613-622 (2019)Power distribution analysis of VLSI interconnects using model orderreduction., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 21 (6): 739-745 (2002)