( en | de | ru )

 

Disambiguierung von "Kourtev, Ivan S."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
System Timing.

, und . The VLSI Handbook, CRC Press, (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ivan S Aladyev

Svilen Ivanov

Elizaveta Ivanova

Tetyana Ivanovska

Sarah Ivanovas

 

Weitere Publikationen von Autoren mit dem selben Namen

Technology mapping for Field Programmable Gate Arrays using Content-Addressable Memory (CAM)., , , und . Microprocess. Microsystems, 30 (7): 445-456 (2006)A single latch, high speed double-edge triggered flip-flop (DETFF)., und . ICECS, Seite 189-192. IEEE, (2001)System Timing., und . The VLSI Handbook, CRC Press, (1999)Short Courses in System-on-a-Chip (SoC) Design., , , , , , und . MSE, Seite 126-127. IEEE Computer Society, (2003)Technology Mapping for Field Programmable Gate Arrays using Content-Addressable Memory (CAM)., , und . FCCM, Seite 299-300. IEEE Computer Society, (2006)Reduced dynamic swing domino logic., und . ACM Great Lakes Symposium on VLSI, Seite 33-36. ACM, (2003)Time borrowing and clock skew scheduling effects on multi-phase level-sensitive circuits., und . ISCAS (2), Seite 617-620. IEEE, (2004)Delay insertion method in clock skew scheduling., und . ISPD, Seite 47-54. ACM, (2005)Performance optimization of single-phase level-sensitive circuits using time borrowing and non-zero clock skew., und . Timing Issues in the Specification and Synthesis of Digital Systems, Seite 111-118. ACM, (2002)Large scale clock skew scheduling techniques for improved reliability of digital synchronous VLSI circuits., , , und . ISCAS (1), Seite 357-360. IEEE, (2002)