( en | de | ru )

 

Disambiguierung von "Coussy, Philippe"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An introduction to the SystemC synthesis subset standard.

, , , und . CODES+ISSS, Seite 183-184. ACM, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Philippe Kersting

Philippe Bopp

Philippe Moisan

Philippe Zysset

Philippe Dreuw

 

Weitere Publikationen von Autoren mit dem selben Namen

A design approach to automatically generate on-chip monitors during high-level synthesis of hardware accelerator., , und . ACM Great Lakes Symposium on VLSI, Seite 273-278. ACM, (2014)A Dedicated Approach to Explore Design Space for Hardware Architecture of Turbo Decoders., , , , , , und . SiPS, Seite 288-293. IEEE, (2012)Embedding polynomial time memory mapping and routing algorithms on-chip to design configurable decoder architectures., , , und . ICASSP, Seite 5036-5040. IEEE, (2014)Bitwidth-aware high-level synthesis for designing low-power DSP applications., , , und . ICECS, Seite 531-534. IEEE, (2010)Virtual component IP re-use in telecommunication systems design: a case study of MPEG-2/JPEG2000 encoder., , und . ICECS, Seite 733-736. IEEE, (2002)Behavioral description model BDM for design space exploration: A case study of HIS algorithm for MC-CDMA system., , , und . EUSIPCO, Seite 1625-1629. IEEE, (2007)Standalone Nested Loop Acceleration on CGRAs for Signal Processing Applications., , , und . DASIP, Volume 14622 von Lecture Notes in Computer Science, Seite 83-95. Springer, (2024)A memory mapping approach for network and controller optimization in parallel interleaver architectures., , und . ACM Great Lakes Symposium on VLSI, Seite 321-322. ACM, (2013)A design methodology for IP integration., , und . ISCAS (4), Seite 711-714. IEEE, (2002)Exploration and Generation of Efficient FPGA-based Deep Neural Network Accelerators., , , und . SiPS, Seite 123-128. IEEE, (2021)