( en | de | ru )

 

Disambiguierung von "Jeong, Deog-Kyoon"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A low-power pulse position modulation transceiver.

, , und . ISCAS, Seite 1614-1617. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Su-Jeong Jeong

Wonrae Jeong

Hyung-Gon Jeong

Hang-Kyun Jeong

Chang-Kyo Jeong

 

Weitere Publikationen von Autoren mit dem selben Namen

A Capacitor-Coupled Offset-Canceled Sense Amplifier for DRAMs With Reduced Variation of Decision Threshold Voltage., , , , , und . IEEE J. Solid State Circuits, 55 (8): 2219-2227 (2020)A Fully Integrated 700MA Event-Driven Digital Low-Dropout Regulator with Residue-Tracking Loop for Fine-Grained Power Management Unit., und . VLSI Circuits, Seite 231-232. IEEE, (2018)A 27.1 mW, 7.5-to-11.1 Gb/s single-loop referenceless CDR with direct Up/dn control., , und . CICC, Seite 1-4. IEEE, (2017)A dual-mode direct-conversion CMOS transceiver for Bluetooth and 802.11b., , , , , , , , , und 1 andere Autor(en). ESSCIRC, Seite 225-228. IEEE, (2003)A 32Gb/s/pin 0.51 pJ/b Single-Ended Resistor-less Impedance-Matched Transmitter with a T-Coil-Based Edge-Boosting Equalizer in 40nm CMOS., , , , , , und . ISSCC, Seite 410-411. IEEE, (2023)A 100MHz-Reference, 8GHz/16GHz, 177fsrms/223fsrms RO-Based IL-ADPLL Incorporating Reference Octupler with Probability-Based Fast Phase-Error Calibration., , , , , und . ISSCC, Seite 1-3. IEEE, (2022)A PVT-Tolerant Low-1/f Noise Dual-Loop Hybrid PLL in 0.18µm., , , , und . ISSCC, Seite 2402-2411. IEEE, (2006)0.41-pJ/b/dB Asymmetric Simultaneous Bidirectional Transceivers With PAM-4 Forward and PAM-2 Back Channels for 5-m Automotive Camera Link., , , , , und . VLSI Technology and Circuits, Seite 30-31. IEEE, (2022)A Sequential Two-step Algorithm For DC Offset Cancellation of PAM-4 Receiver., , , und . ISOCC, Seite 379-380. IEEE, (2021)A 6b 48-GS/s Asynchronous 2b/cycle Time-Interleaved ADC in 28-nm CMOS., , , , , , und . ISOCC, Seite 127-128. IEEE, (2021)