( en | de | ru )

 

Disambiguierung von "Chang, Shih-Chieh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
FPGA technology mapping optimization by rewiring algorithms.

, , , und . ISCAS (6), Seite 5653-5656. IEEE, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shih-Chieh Chang

Shih-Hao Chang

Wen-Shih Chang

Ping-Chang Shih

Shih-Chang Li

 

Weitere Publikationen von Autoren mit dem selben Namen

Analysis and mitigation of NBTI-induced performance degradation for power-gated circuits., , , und . ISLPED, Seite 139-144. IEEE/ACM, (2011)Power reduction through iterative gate sizing and voltage scaling., , , und . ISCAS (1), Seite 246-249. IEEE, (1999)Accelerating Pattern Matching Using a Novel Parallel Algorithm on GPUs., , , und . IEEE Trans. Computers, 62 (10): 1906-1916 (2013)Overoptimistic voltage scaling in pre-error AVS systems and learning-based alleviation., , , , , und . SoCC, Seite 350-355. IEEE, (2016)Gate-Level Design Exploiting Dual Supply Voltages for Power-Driven Applications., , , und . DAC, Seite 68-71. ACM Press, (1999)Concurrency-oriented SoC re-certification by reusing block-level test vectors., , , und . ISQED, Seite 140-147. IEEE, (2014)Electromigration and voltage drop aware power grid optimization for power gated ICs., , und . ISLPED, Seite 391-394. ACM, (2007)A novel low-cost dynamic logic reconfigurable structure strategy for low power optimization., , , , und . ASP-DAC, Seite 250-255. IEEE, (2016)NBTI-aware power gating design., , , und . ASP-DAC, Seite 609-614. IEEE, (2011)Low-power timing closure methodology for ultra-low voltage designs., , , , , und . ICCAD, Seite 697-704. IEEE, (2013)