( en | de | ru )

 

Disambiguierung von "Aikata,"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Accelerator for Computing on Encrypted Data.

, , , , , und . IACR Cryptol. ePrint Arch., (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Aikata,
Eine Person hinzufügen mit dem Namen Aikata,
 

Weitere Publikationen von Autoren mit dem selben Namen

A Unified Cryptoprocessor for Lattice-based Signature and Key-exchange., , , , , , und . IACR Cryptol. ePrint Arch., (2021)Fault analysis of the PRINCE family of lightweight ciphers., , , und . J. Cryptogr. Eng., 12 (4): 475-494 (2022)ModHE: Modular Homomorphic Encryption Using Module Lattices Potentials and Limitations., , , , , , und . IACR Trans. Cryptogr. Hardw. Embed. Syst., 2024 (1): 527-562 (2024)REPQC: Reverse Engineering and Backdooring Hardware Accelerators for Post-quantum Cryptography., , , und . CoRR, (2024)Backdooring Post-Quantum Cryptography: Kleptographic Attacks on Lattice-based KEMs., , , , und . ACM Great Lakes Symposium on VLSI, Seite 216-221. ACM, (2024)High-Speed Design of Post Quantum Cryptography With Optimized Hashing and Multiplication., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 71 (2): 847-851 (Februar 2024)REED: Chiplet-Based Scalable Hardware Accelerator for Fully Homomorphic Encryption., , , , und . IACR Cryptol. ePrint Arch., (2023)Towards High-speed ASIC Implementations of Post-Quantum Cryptography., , , und . IACR Cryptol. ePrint Arch., (2023)Medha: Microcoded Hardware Accelerator for computing on Encrypted Data., , , , , , und . CoRR, (2022)DESIV: Differential Fault Analysis of SIV-Rijndael256 with a Single Fault., , und . HOST, Seite 241-251. IEEE, (2020)