Autor der Publikation

An on-line framework for improving reliability of real-time systems on "big-little" type MPSoCs.

, , , , und . DATE, Seite 446-451. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Thermal-Aware Task Scheduling for Energy Minimization in Heterogeneous Real-Time MPSoC Systems., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 35 (8): 1269-1282 (2016)FeCAM: A Universal Compact Digital and Analog Content Addressable Memory Using Ferroelectric., , , , , , , und . CoRR, (2020)Application-level Studies of Cellular Neural Network-based Hardware Accelerators., , , , , und . CoRR, (2019)System-level reliability modeling for MPSoCs., , , , und . CODES+ISSS, Seite 297-306. ACM, (2010)Efficient Analog Circuits for Boolean Satisfiability., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 26 (1): 155-167 (2018)Approximating the Maximum Sharing Problem., , , , , , , und . WADS, Volume 4619 von Lecture Notes in Computer Science, Seite 52-63. Springer, (2007)Improving tag generation for memory data authentication in embedded processor systems., , , und . ASP-DAC, Seite 50-55. IEEE, (2016)Power and Area Efficient FPGA Building Blocks Based on Ferroelectric FETs., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 66-I (5): 1780-1793 (2019)Seed-and-Vote based In-Memory Accelerator for DNA Read Mapping., , , , , und . ICCAD, Seite 56:1-56:9. IEEE, (2020)Improving Realistic Worst-Case Performance of NVCiM DNN Accelerators Through Training with Right-Censored Gaussian Noise., , , , und . ICCAD, Seite 1-9. IEEE, (2023)