Autor der Publikation

A 7nm 2.1GHz Dual-Port SRAM with WL-RC Optimization and Dummy-Read-Recovery Circuitry to Mitigate Read- Disturb-Write Issue.

, , , , , , , , , und . ISSCC, Seite 390-392. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Location3: How Users Share and Respond to Location-Based Data on Social., und . ICWSM, The AAAI Press, (2011)Multitask Prompted Training Enables Zero-Shot Task Generalization, , , , , , , , , und 30 andere Autor(en). International Conference on Learning Representations, (2022)A 7-nm Compute-in-Memory SRAM Macro Supporting Multi-Bit Input, Weight and Output and Achieving 351 TOPS/W and 372.4 GOPS., , , , , , , , und . IEEE J. Solid State Circuits, 56 (1): 188-198 (2021)The importance of DFX, a foundry perspective., , , , und . ITC, Seite 1-6. IEEE Computer Society, (2014)12.1 A 7nm 256Mb SRAM in high-k metal-gate FinFET technology with write-assist circuitry for low-VMIN applications., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 206-207. IEEE, (2017)A 5GHz 7nm L1 cache memory compiler for high-speed computing and mobile applications., , , , , und . ISSCC, Seite 200-201. IEEE, (2018)Product-level reliability estimator with budget-based reliability management in 20nm technology., , , , , , und . IRPS, Seite 6. IEEE, (2015)Electromigration failure rate of redundant via., , und . IRPS, Seite 1. IEEE, (2018)FinFET CMOS logic gates with non-volatile states for reconfigurable computing systems., , , , , und . Integr., (2019)Estimation of Product Reliability using TDDB Simulation and Statistical EM Method., , und . IRPS, Seite 1-6. IEEE, (2020)