( en | de | ru )

 

Disambiguierung von "Seo, Jae-Sun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Benchmarking Heterogeneous Integration with 2.5D/3D Interconnect Modeling.

, , , , , , , , und . ASICON, Seite 1-4. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sun-Aea Seo

Sun-Jae Lee

Sun-Jae Song

Jae-Sun Kim

Jae Sun Gross-Lee

 

Weitere Publikationen von Autoren mit dem selben Namen

Cases for Analog Mixed Signal Computing Integrated Circuits for Deep Neural Networks., , , , und . VLSI-DAT, Seite 1-2. IEEE, (2019)Fully-integrated switched-capacitor voltage regulator with on-chip current-sensing and workload optimization in 32nm SOI CMOS., , , , und . ISLPED, Seite 140-145. IEEE, (2015)A 8.93-TOPS/W LSTM Recurrent Neural Network Accelerator Featuring Hierarchical Coarse-Grain Sparsity With All Parameters Stored On-Chip., , , und . ESSCIRC, Seite 119-122. IEEE, (2019)Deep Convolutional Neural Network Accelerator Featuring Conditional Computing and Low External Memory Access., und . CICC, Seite 1-4. IEEE, (2020)An On-Chip Learning Accelerator for Spiking Neural Networks using STT-RAM Crossbar Arrays., , , und . DATE, Seite 1019-1024. IEEE, (2020)In situ delay-slack monitor for high-performance processors using an all-digital self-calibrating 5ps resolution time-to-digital converter., , , , , , und . ISSCC, Seite 188-189. IEEE, (2010)FP-IMC: A 28nm All-Digital Configurable Floating-Point In-Memory Computing Macro., , , , , und . ESSCIRC, Seite 405-408. IEEE, (2023)A 28nm 8-bit Floating-Point Tensor Core based CNN Training Processor with Dynamic Activation/Weight Sparsification., , , , , , , , und . ESSCIRC, Seite 89-92. IEEE, (2022)A Real-Time 17-Scale Object Detection Accelerator With Adaptive 2000-Stage Classification in 65 nm CMOS., , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 66-I (10): 3843-3853 (2019)An Energy-Efficient Deep Convolutional Neural Network Accelerator Featuring Conditional Computing and Low External Memory Access., und . IEEE J. Solid State Circuits, 56 (3): 803-813 (2021)