( en | de | ru )

 

Disambiguierung von "Bhattacharya, Bhargab B."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Guest Editors' Introduction: Microfluidics: Design and Test Solutions for Enabling Biochemistry on a Chip.

, und . IEEE Des. Test, 32 (6): 6-7 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chhaya Bhattacharya

Subhamoy Bhattacharya

Nupur Bhattacharya

Indrajit Bhattacharya

Asitesh Bhattacharya

 

Weitere Publikationen von Autoren mit dem selben Namen

Enumeration of Shortest Isothetic Paths Inside a Digital Object., , und . PReMI, Volume 9124 von Lecture Notes in Computer Science, Seite 105-115. Springer, (2015)Determination of Minutiae Scores for Fingerprint Image Applications., , , , , und . ICVGIP, Allied Publishers Private Limited, (2002)Area(number)-balanced hierarchy of staircase channels with minimum crossing nets., , , und . ISCAS (5), Seite 395-398. IEEE, (2001)Isomorph-Redundancy in Sequential Circuits., , und . IEEE Trans. Computers, 49 (9): 992-997 (2000)A Methodology for Testing Arbitrary Bilateral Bit-Level Systolic Arrays., , und . VLSI Design, 4 (3): 257-269 (1996)Fast Estimation of Area-Coverage for Wireless Sensor Networks Based on Digital Geometry., , , und . IEEE Trans. Multi Scale Comput. Syst., 3 (3): 166-180 (2017)Test Generation for Flow-Based Microfluidic Biochips With General Architectures., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (10): 2530-2543 (2020)Via minimization in VLSI routing with movable terminals., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 8 (8): 917-920 (1989)Storage-Aware Algorithms for Dilution and Mixture Preparation With Flow-Based Lab-on-Chip., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (4): 816-829 (2020)Implementing Symmetric Functions with Hierarchical Modules for Stuck-At and Path-Delay Fault Testability., , und . J. Electron. Test., 22 (2): 125-142 (2006)