( en | de | ru )

 

Disambiguierung von "Wei, Gu-Yeon"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
System design considerations for sensor network applications.

, , und . ISCAS, Seite 2566-2569. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wei Gu

Wei Gu

Sang-Chun Yeon

Yeon Ha

Wei Wei

 

Weitere Publikationen von Autoren mit dem selben Namen

Structured Compression by Unstructured Pruning for Sparse Quantized Neural Networks., , , , , und . CoRR, (2019)Network Pruning for Low-Rank Binary Indexing., , , , und . CoRR, (2019)EdgeBERT: Optimizing On-Chip Inference for Multi-Task NLP., , , , , , , , und . CoRR, (2020)DNN Engine: A 28-nm Timing-Error Tolerant Sparse Deep Neural Network Processor for IoT Applications., , , und . IEEE J. Solid State Circuits, 53 (9): 2722-2731 (2018)An 8×5 Gb/s Parallel Receiver With Collaborative Timing Recovery., , , und . IEEE J. Solid State Circuits, 44 (11): 3120-3130 (2009)A Highly Digital MDLL-Based Clock Multiplier That Leverages a Self-Scrambling Time-to-Digital Converter to Achieve Subpicosecond Jitter Performance., , , und . IEEE J. Solid State Circuits, 43 (4): 855-863 (2008)Ivory: Early-Stage Design Space Exploration Tool for Integrated Voltage Regulators., , , , , , , und . DAC, Seite 1:1-1:6. ACM, (2017)A 16-nm SoC for Noise-Robust Speech and NLP Edge AI Inference With Bayesian Sound Source Separation and Attention-Based DNNs., , , , , , , , , und . IEEE J. Solid State Circuits, 58 (2): 569-581 (Februar 2023)Digital wireline and PLL techniques., und . CICC, IEEE, (2009)A 8×5 Gb/s source-synchronous receiver with clock generator phase error correction., , und . CICC, Seite 459-462. IEEE, (2008)