( en | de | ru )

 

Disambiguierung von "Mutlu, Onur"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Improving DRAM performance by parallelizing refreshes with accesses.

, , , , , , und . HPCA, Seite 356-367. IEEE Computer Society, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mutlu Kartal

Hilal Onur

Lena Katharina Deniz Onur

Günes Onur

Mutlu Karagül

 

Weitere Publikationen von Autoren mit dem selben Namen

Rethinking Memory System Design (along with Interconnects).. NoCArc@MICRO, Seite 1. ACM, (2015)LazyPIM: Efficient Support for Cache Coherence in Processing-in-Memory Architectures., , , , , , , , , und . CoRR, (2017)Self-Optimizing Memory Controllers: A Reinforcement Learning Approach., , , und . ISCA, Seite 39-50. IEEE Computer Society, (2008)Exploiting Inter-Warp Heterogeneity to Improve GPGPU Performance., , , , , , und . PACT, Seite 25-38. IEEE Computer Society, (2015)Base-delta-immediate compression: practical data compression for on-chip caches., , , , , und . PACT, Seite 377-388. ACM, (2012)Reducing solid-state drive read latency by optimizing read-retry., , , , , und . ASPLOS, Seite 702-716. ACM, (2021)Bottleneck identification and scheduling in multithreaded applications., , , und . ASPLOS, Seite 223-234. ACM, (2012)Flexible reference-counting-based hardware acceleration for garbage collection., , und . ISCA, Seite 418-428. ACM, (2009)Revisiting RowHammer: An Experimental Analysis of Modern DRAM Devices and Mitigation Techniques., , , , , , und . ISCA, Seite 638-651. IEEE, (2020)Utility-based acceleration of multithreaded applications on asymmetric CMPs., , , und . ISCA, Seite 154-165. ACM, (2013)