( en | de | ru )

 

Disambiguierung von "Wei, Shaojun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Reliable Physical Unclonable Function Based on Differential Charging Capacitors.

, , , , , , , , , und . ISCAS, Seite 1-5. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shaojun Lu

Shaojun Tong

Wei Wei

Wei Wei

Wei Wei

 

Weitere Publikationen von Autoren mit dem selben Namen

Constructing Concurrent Data Structures on FPGA with Channels., , , , und . FPGA, Seite 172-177. ACM, (2019)MapReduce inspired loop mapping for coarse-grained reconfigurable architecture., , , und . Sci. China Inf. Sci., 57 (12): 1-14 (2014)An Ultra-High Energy-Efficient Reconfigurable Processor for Deep Neural Networks with Binary/Ternary Weights in 28NM CMOS., , , , , , und . VLSI Circuits, Seite 37-38. IEEE, (2018)A Novel Composite Method to Accelerate Control Flow on Reconfigurable Architecture (Abstract Only)., , , , und . FPGA, Seite 270. ACM, (2015)Anole: A Highly Efficient Dynamically Reconfigurable Crypto-Processor for Symmetric-Key Algorithms., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 37 (12): 3081-3094 (2018)Data-Flow Graph Mapping Optimization for CGRA With Deep Reinforcement Learning., , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 38 (12): 2271-2283 (2019)ReDCIM: Reconfigurable Digital Computing- In -Memory Processor With Unified FP/INT Pipeline for Cloud AI Acceleration., , , , , , , , , und . IEEE J. Solid State Circuits, 58 (1): 243-255 (2023)Near-Optimal MIMO-SCMA Uplink Detection With Low-Complexity Expectation Propagation., , , , , und . IEEE Trans. Wirel. Commun., 19 (2): 1025-1037 (2020)SDP: Co-Designing Algorithm, Dataflow, and Architecture for In-SRAM Sparse NN Acceleration., , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 42 (1): 109-121 (2023)A Systolic Computing-in-Memory Array based Accelerator with Predictive Early Activation for Spatiotemporal Convolutions., , , , , , und . AICAS, Seite 1-5. IEEE, (2023)