Autor der Publikation

Owner prediction for accelerating cache-to-cache transfer misses in a cc-NUMA architecture.

, , , und . SC, Seite 1:1-1:12. IEEE Computer Society, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Evaluating IA-32 web servers through simics: a practical experience., , und . J. Syst. Archit., 51 (4): 251-264 (2005)The Use of Prediction for Accelerating Upgrade Misses in cc-NUMA Multiprocessors., , , und . IEEE PACT, Seite 155-164. IEEE Computer Society, (2002)Hardware transactional memory with software-defined conflicts., , , , , , , und . ACM Trans. Archit. Code Optim., 8 (4): 31:1-31:20 (2012)Design of an efficient communication infrastructure for highly contended locks in many-core CMPs., , und . J. Parallel Distributed Comput., 73 (7): 972-985 (2013)A Direct Coherence Protocol for Many-Core Chip Multiprocessors., , und . IEEE Trans. Parallel Distributed Syst., 21 (12): 1779-1792 (2010)Selective dynamic serialization for reducing energy consumption in hardware transactional memory systems., , , und . J. Supercomput., 68 (2): 914-934 (2014)A New Scalable Directory Architecture for Large-Scale Multiprocessors., , , und . HPCA, Seite 97-106. IEEE Computer Society, (2001)π-TM: Pessimistic invalidation for scalable lazy hardware transactional memory., , , , und . HPCA, Seite 141-152. IEEE Computer Society, (2012)Scalable Directory Organization for Tiled CMP Architectures., , und . CDES, Seite 112-118. CSREA Press, (2008)An Experience of Early Initiation to Parallelism in the Computing Engineering Degree at the University of Murcia, Spain., , , , , , , , , und 1 andere Autor(en). IPDPS Workshops, Seite 1289-1294. IEEE Computer Society, (2012)