Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Hironaka, Kazuei
Eine Person hinzufügen mit dem Namen Hironaka, Kazuei
 

Weitere Publikationen von Autoren mit dem selben Namen

The Evaluation of Partial Reconfiguration for a Multi-board FPGA System FiCSW., , , , und . HEART, Seite 15:1-15:4. ACM, (2019)A Multi-FPGA Implementation of FM-Index Based Genomic Pattern Search., , , , und . IEICE Trans. Inf. Syst., 106 (11): 1783-1795 (November 2023)A Message Passing Interface Library for High-Level Synthesis on Multi-FPGA Systems., , und . MCSoC, Seite 45-52. IEEE, (2022)Hybrid Network of Packet Switching and STDM in a Multi-FPGA System., , , , und . COOL CHIPS, Seite 1-6. IEEE, (2021)Horizontal division of deep learning applications with all-to-all communication on a multi-FPGA system., , , , und . CANDAR (Workshops), Seite 277-281. IEEE, (2020)Reducing power consumption for Dynamically Reconfigurable Processor Array with Partially Fixed Configuration Mapping., , , , , , , und . FPT, Seite 349-352. IEEE, (2010)Reducing power for dynamically reconfigurable processor array by reducing number of reconfigurations., , und . FPT, Seite 1-8. IEEE, (2011)A STDM (Static Time Division Multiplexing) Switch on a Multi-FPGA System., , , , , , und . MCSoC, Seite 328-333. IEEE, (2019)Power Analysis of Directly-connected FPGA Clusters., , , , und . COOL CHIPS, Seite 1-6. IEEE, (2022)The realtime image processing demonstration with CMA-1: An ultra low-power reconfigurable accelerator., , und . FPT, Seite 1-4. IEEE, (2011)