Autor der Publikation

An 800MHz 320mW 16-core processor with message-passing and shared-memory inter-core communication mechanisms.

, , , , , , , , und . ISSCC, Seite 64-66. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Skeleton-based Action Recognition System for Medical Condition Detection., , , , und . BioCAS, Seite 1-4. IEEE, (2019)A Novel Five-Point Algorithm of Phase Noise Cancellation in DTMB., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 90-A (11): 2608-2611 (2007)Efficient Implementation of OFDM Inner Receiver on a Programmable Multi-Core Processor Platform., , , , und . IEICE Trans. Commun., 95-B (4): 1241-1248 (2012)A high speed reconfigurable face detection architecture., , , und . ASICON, Seite 83-86. IEEE, (2011)An optimized mapping algorithm based on Simulated Annealing for regular NoC architecture., , , , , und . ASICON, Seite 389-392. IEEE, (2011)Fault tolerant computing for stream DSP applications using GALS multi-core processors., , und . ISCAS, Seite 2305-2308. IEEE, (2011)A modified high-radix scalable Montgomery multiplier., , , , und . ISCAS, IEEE, (2006)A SRAM-saving two-stage storage strategy for the coefficients memories in HEVC encoders., , , und . ASICON, Seite 1-4. IEEE, (2015)Content adaptive tiling method based on user access preference for streaming panoramic video., , , , , , und . ICCE, Seite 1-4. IEEE, (2018)A multi-mode 1-V DAC+filter in 65-nm CMOS for reconfigurable (GSM, TD-SCDMA and WCDMA) transmitters., , , , und . ASICON, Seite 504-507. IEEE, (2011)