Autor der Publikation

Performance Debugging Frameworks for FPGA High-Level Synthesis.

. University of California, Los Angeles, USA, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

In-Depth Analysis on Microarchitectures of Modern Heterogeneous CPU-FPGA Platforms., , , , , und . ACM Trans. Reconfigurable Technol. Syst., 12 (1): 4:1-4:20 (2019)Efficient ID-based Group Key Agreement with Bilinear Maps., , und . Public Key Cryptography, Volume 2947 von Lecture Notes in Computer Science, Seite 130-144. Springer, (2004)Shrink-Wrapped Boundary Face (SWBF) Algorithm for Mesh Reconstruction from Unorganized 3D Points., , und . IEICE Trans. Inf. Syst., 87-D (9): 2283-2285 (2004)FPGA Implementation of EM Algorithm for 3D CT Reconstruction., , und . FCCM, Seite 157-160. IEEE Computer Society, (2014)HLScope: High-Level Performance Debugging for FPGA Designs., und . FCCM, Seite 125-128. IEEE Computer Society, (2017)HLScope+, : Fast and accurate performance estimation for FPGA HLS., , , und . ICCAD, Seite 691-698. IEEE, (2017)Efficient GPU-Based Graph Cuts for Stereo Matching., und . CVPR Workshops, Seite 642-648. IEEE Computer Society, (2013)Efficient Certificateless Signature Schemes., , , und . ACNS, Volume 4521 von Lecture Notes in Computer Science, Seite 443-458. Springer, (2007)CUDA implementation of belief propagation for stereo vision.. ITSC, Seite 1402-1407. IEEE, (2010)FLASH: Fast, Parallel, and Accurate Simulator for HLS., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (12): 4828-4841 (2020)