( en | de | ru )

 

Disambiguierung von "Chen, Yanni"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A very low complexity block turbo decoder composed of extended Hamming codes.

, und . GLOBECOM, Seite 171-175. IEEE, (2001)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Georgios Yannis

Christos Yannissis

Chen Chen

Chen Chen

Shih Chen Chen

 

Weitere Publikationen von Autoren mit dem selben Namen

SeACo-Paraformer: A Non-Autoregressive ASR System with Flexible and Effective Hotword Customization Ability., , , , , und . ICASSP, Seite 10346-10350. IEEE, (2024)A Reduced-Complexity, Scalable Implementation of Low Density Parity Check (LDPC) Decoder., , , und . SiPS, Seite 83-88. IEEE, (2006)A FPGA and ASIC implementation of rate 1/2, 8088-b irregular low density parity check decoder., und . GLOBECOM, Seite 113-117. IEEE, (2003)Area efficient decoding of quasi-cyclic low density parity check codes., , und . ICASSP (5), Seite 49-52. IEEE, (2004)Signal Flow Graphs and Data Flow Graphs., und . Handbook of Signal Processing Systems, Springer, (2013)High throughput overlapped message passing for low density parity check codes., und . ACM Great Lakes Symposium on VLSI, Seite 245-248. ACM, (2003)A Review of State-of-the-arts Sensing Techniques for the Ultra-early Screening of Cerebral Palsy., , , , und . RCAR, Seite 977-982. IEEE, (2023)A very low complexity soft decoding of space-time block codes., und . ICASSP, Seite 2693-2696. IEEE, (2002)Area efficient parallel decoder architecture for long BCH codes., und . ICASSP (5), Seite 73-76. IEEE, (2004)A very low complexity block turbo decoder composed of extended Hamming codes., und . GLOBECOM, Seite 171-175. IEEE, (2001)