Autor der Publikation

Bit-level super-systolic array for FIR filter with a FPGA-based bit-serial semi-systolic multiplier.

, und . FPGA, Seite 249. ACM, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Multi-core architecture for video decoding., , und . ISOCC, Seite 25-28. IEEE, (2012)Super Semi-systolic Array-Based Application-Specific PLD Architecture., und . ARC, Volume 3985 von Lecture Notes in Computer Science, Seite 461-466. Springer, (2006)Multi-core platform for an efficient H.264 and VC-1 video decoding based on macroblock row-level parallelism., , und . IET Circuits Devices Syst., 4 (2): 147-158 (2010)Implementation of the super-systolic array for convolution., und . ASP-DAC, Seite 491-494. ACM, (2003)Spiking Neural Networks-Inspired Signal Detection Based on Measured Body Channel Response., , , , , , und . IEEE Trans. Instrum. Meas., (2022)Developing TEI-Aware Ultralow-Power SoC Platforms for IoT End Nodes., , , , , , , und . IEEE Internet Things J., 8 (6): 4642-4656 (2021)Anti-Spoofing for Fingerprint Recognition Using Electric Body Pulse Response., , , , , , und . IEEE Internet Things J., 11 (4): 5993-6006 (Februar 2024)From a Categorical Structure to a Concept Model: The International Classification of Health Interventions (ICHI)., , , , , und . MedInfo, Volume 245 von Studies in Health Technology and Informatics, Seite 1334. IOS Press, (2017)Releasing the Memory Bottleneck to Display Video Correctly., , , und . ISOCC, Seite 340-341. IEEE, (2022)Optimizing Implementation of SNN for Embedded System., , und . ICACT, Seite 104-106. IEEE, (2024)