Autor der Publikation

A highly pipelined VLSI architecture for all modes and block sizes intra prediction in HEVC encoder.

, , , , und . ASICON, Seite 1-4. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A high-throughput VLSI architecture for deblocking filter in HEVC., , , , und . ISCAS, Seite 673-676. IEEE, (2013)A hardware-friendly method for rate-distortion optimization of HEVC intra coding., , , , und . VLSI-DAT, Seite 1-4. IEEE, (2014)Single-Port SRAM-Based Transpose Memory With Diagonal Data Mapping for Large Size 2-D DCT/IDCT., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 22 (11): 2422-2426 (2014)The Kelly Growth Optimal Portfolio with Ensemble Learning., , , und . AAAI, Seite 1134-1141. AAAI Press, (2019)Random Features for Shift-Invariant Kernels with Moment Matching., , und . AAAI, Seite 2520-2526. AAAI Press, (2017)Portfolio Selection via Subset Resampling., und . AAAI, Seite 1517-1523. AAAI Press, (2017)Portfolio Choices with Orthogonal Bandit Learning., , , und . IJCAI, Seite 974-. AAAI Press, (2015)A Combined Deblocking Filter and SAO Hardware Architecture for HEVC., , , , , , und . IEEE Trans. Multim., 18 (6): 1022-1033 (2016)Multi-user MIMO SDMA system in broadband WLAN., , und . BROADNETS, Seite 842-846. IEEE, (2005)Social network analysis of animal behaviour: a promising tool for the study of sociality, , , und . Animal Behaviour, 75 (2): 333--344 (Februar 2008)