Autor der Publikation

Technique to Reduce the Resolution Requirement of Digitally Controlled Oscillators for Digital PLLs.

, und . IEEE Trans. Circuits Syst. II Express Briefs, 54-II (3): 237-241 (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 4.8 GS/s 5-bit ADC-Based Receiver With Embedded DFE for Signal Equalization., und . IEEE J. Solid State Circuits, 44 (3): 901-915 (2009)Introduction to the Special Issue on the 2005 IEEE International Solid-State Circuits Conference., , , und . IEEE J. Solid State Circuits, 41 (1): 3-6 (2006)A 14-bit, 10-Msamples/s D/A converter using multibit ΣΔ modulation., , und . IEEE J. Solid State Circuits, 34 (5): 607-615 (1999)A low-power adaptive bandwidth PLL and clock buffer with supply-noise compensation., und . IEEE J. Solid State Circuits, 38 (11): 1804-1812 (2003)Effects of Active Cooling on Workload Management in High Performance Processors., und . CLOSER, Seite 5-16. SciTePress, (2015)An 85%-Efficiency Hybrid DC-DC Converter for Sub-Microwatt IoT Applications., und . MWSCAS, Seite 9-12. IEEE, (2019)CMOS LC oscillator using variable mean frequency., , und . CICC, Seite 147-150. IEEE, (2003)A 4.6GHz MDLL with -46dBc reference spur and aperture position tuning., , , , und . ISSCC, Seite 466-468. IEEE, (2011)Device-circuit co-optimization for mixed-mode circuit design via geometric programming., , , und . ICCAD, Seite 470-475. IEEE Computer Society, (2007)Convex Piecewise-Linear Modeling Method for Circuit Optimization via Geometric Programming., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 29 (11): 1823-1827 (2010)