Autor der Publikation

Loop-List Scheduling for Heterogeneous Functional Units.

, , und . Great Lakes Symposium on VLSI, Seite 2-7. IEEE Computer Society, (1996)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient Vector Graphics Rasterization Accelerator Using Optimized Scan-Line Buffer., und . IEEE Trans. Very Large Scale Integr. Syst., 21 (7): 1246-1259 (2013)A Multibank Memory-Based VLSI Architecture of DVB Symbol Deinterleaver.. IEEE Trans. Very Large Scale Integr. Syst., 18 (5): 840-843 (2010)Design of Low-cost IOU Circuit for Post-processing of Object Detection.. GCCE, Seite 407-408. IEEE, (2023)Loop-List Scheduling for Heterogeneous Functional Units., , und . Great Lakes Symposium on VLSI, Seite 2-7. IEEE Computer Society, (1996)High-performance digit-serial complex-number multiplier-accumulator., und . ICCD, Seite 211-213. IEEE Computer Society, (1998)An 8.69 Mvertices/s 278 Mpixels/s tile-based 3D graphics SoC HW/SW development for consumer electronics., , , , , , , , , und . ASP-DAC, Seite 131-132. IEEE, (2009)Low-power bit-serial Viterbi decoder for next generation wide-band CDMA systems., , und . ICASSP, Seite 1913-1916. IEEE Computer Society, (1999)A fast ray tracing scheme for dynamic scenes., und . CoDIT, Seite 872-875. IEEE, (2017)A Fast Spline Curve Rendering Accelerator Architecture.. IEEE Trans. Circuits Syst. II Express Briefs, 56-II (11): 870-874 (2009)An Efficient VLSI Architecture for Normal I/O Order Pipeline FFT Design.. IEEE Trans. Circuits Syst. II Express Briefs, 55-II (12): 1234-1238 (2008)