( en | de | ru )

 

Disambiguierung von "Sherazi, Yasser"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Dedicated technology threshold voltage tuning for 6T SRAM beyond N7.

, , , , , , , , , , und . ICICDT, Seite 1-4. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yasser Abdalla

Yasser Talab

Yasser Alharbi

Yasser Assem

Yasser Abdelrehim

 

Weitere Publikationen von Autoren mit dem selben Namen

Device circuit and technology co-optimisation for FinFET based 6T SRAM cells beyond N7., , , , , , , , , und 2 andere Autor(en). ESSDERC, Seite 256-259. IEEE, (2017)IR-drop aware Design & technology co-optimization for N5 node with different device and cell height options., , , , , und . ICCAD, Seite 89-94. IEEE, (2017)A Novel Design Reversible Logic Based Configurable Fault-Tolerant Embryonic Hardware., , , , und . ISCAS, Seite 1-5. IEEE, (2020)Dedicated technology threshold voltage tuning for 6T SRAM beyond N7., , , , , , , , , und 1 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2017)Area and routing efficiency of SWD circuits compared to advanced CMOS., , , , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)Impact of switching activity on the energy minimum voltage for 65 nm sub-VT CMOS., , und . NORCHIP, Seite 1-4. IEEE, (2011)A 100-fJ/cycle sub-VT decimation filter chain in 65 nm CMOS., , , und . ICECS, Seite 448-451. IEEE, (2012)Synthesis strategies for sub-VT systems., , , , und . ECCTD, Seite 552-555. IEEE, (2011)Reduction of Substrate Noise in Sub Clock Frequency Range., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 57-I (6): 1287-1297 (2010)A digital baseband for low power FSK based receiver in 65 nm CMOS., , und . ICECS, Seite 159-162. IEEE, (2014)