( en | de | ru )

 

Disambiguierung von "Benini, Luca"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Learning to infer: RL-based search for DNN primitive selection on Heterogeneous Embedded Systems.

, , und . CoRR, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Anke Benini

Jochen Benini

Aldo Albert Benini

Luca Tuninetti

Luca Rizzini

 

Weitere Publikationen von Autoren mit dem selben Namen

Temporal Discharge Current Driven Clustering for Improved Leakage Power Reduction in Row-Based Power-Gating., , , , und . PATMOS, Volume 5349 von Lecture Notes in Computer Science, Seite 42-51. Springer, (2008)05141 Abstracts Collection - Power-aware Computing Systems., , , und . Power-aware Computing Systems, Volume 05141 von Dagstuhl Seminar Proceedings, Internationales Begegnungs- und Forschungszentrum für Informatik (IBFI), Schloss Dagstuhl, Germany, (2005)TransLib: A Library to Explore Transprecision Floating-Point Arithmetic on Multi-Core IoT End-Nodes., , , und . DATE, Seite 1-2. IEEE, (2023)AXI-Pack: Near-Memory Bus Packing for Bandwidth-Efficient Irregular Workloads., , , , und . DATE, Seite 1-6. IEEE, (2023)Symbolic synthesis of clock-gating logic for power optimization of control-oriented synchronous networks., , , , und . ED&TC, Seite 514-520. IEEE Computer Society, (1997)Analyzing Memory Interference of FPGA Accelerators on Multicore Hosts in Heterogeneous Reconfigurable SoCs., , , und . DATE, Seite 1152-1155. IEEE, (2021)Design for Testability of Gated-Clock FSMs., , und . ED&TC, Seite 589-597. IEEE Computer Society, (1996)MemPool-3D: Boosting Performance and Efficiency of Shared-L1 Memory Many-Core Clusters with 3D Integration., , , , , , , , und . DATE, Seite 394-399. IEEE, (2022)3D-LIN: A configurable low-latency interconnect for multi-core clusters with 3D stacked L1 memory., , , , und . VLSI-SoC, Seite 30-35. IEEE, (2012)Predicting Hard Disk Failures in Data Centers Using Temporal Convolutional Neural Networks., , , , , und . Euro-Par Workshops, Volume 12480 von Lecture Notes in Computer Science, Seite 277-289. Springer, (2020)