( en | de | ru )

 

Disambiguierung von "Sehgal, Naresh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Detailed Placement with Net Length Constraints.

, , und . IWSOC, Seite 22-27. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Naresh Yallapragada

Uma-Naresh Niranjan

Naresh Bikash Dasgupta

Naresh Reddy Thumati

Naresh Chandra Varshneya

 

Weitere Publikationen von Autoren mit dem selben Namen

A novel ultra-fast heuristic for VLSI CAD steiner trees., , und . ACM Great Lakes Symposium on VLSI, Seite 192-197. ACM, (2003)Timing Driven Placement using Physical Net Constraints., , und . DAC, Seite 780-783. ACM, (2001)A sensitivity based placer for standard cells., , und . ACM Great Lakes Symposium on VLSI, Seite 193-196. ACM, (2000)A novel technique for sea of gates global routing., , und . ACM Great Lakes Symposium on VLSI, Seite 71-74. ACM, (2000)A gridless multi-layer area router., , und . Great Lakes Symposium on VLSI, Seite 158-161. IEEE, (1994)An object-oriented cell library manager., , und . ICCAD, Seite 750-753. IEEE Computer Society / ACM, (1994)Detailed Placement with Net Length Constraints., , und . IWSOC, Seite 22-27. IEEE Computer Society, (2003)GeneSys: A Leaf-Cell Layout Synthesis System for GHz VLSI Designs., , , , , , und . VLSI Design, Seite 448-452. IEEE Computer Society, (1999)Technique for Planning of Terminal Locations of Leaf Cells in Cell-Based Design with Routing Considerations., , und . VLSI Design, Seite 53-58. IEEE Computer Society, (1998)A general approach for regularity extraction in datapath circuits., , , , und . ICCAD, Seite 332-339. ACM / IEEE Computer Society, (1998)