Autor der Publikation

Doomed Run Prediction in Physical Design by Exploiting Sequential Flow and Graph Learning.

, , , und . ICCAD, Seite 1-9. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Fast and Accurate Full-chip Extraction and Optimization of TSV-to-Wire Coupling., , und . DAC, Seite 28:1-28:6. ACM, (2014)Multi-layer floorplanning for reliable system-on-package., , , und . ISCAS (5), Seite 69-72. IEEE, (2004)RL-CCD: Concurrent Clock and Data Optimization using Attention-Based Self-Supervised Reinforcement Learning., , , , , und . DAC, Seite 1-6. IEEE, (2023)Glass Interposer Integration of Logic and Memory Chiplets: PPA and Power/Signal Integrity Benefits., , , , , , , und . DAC, Seite 1-6. IEEE, (2023)Whitespace redistribution for thermal via insertion in 3D stacked ICs., und . ICCD, Seite 267-272. IEEE, (2007)Architecture, Chip, and Package Co-design Flow for 2.5D IC Design Enabling Heterogeneous IP Reuse., , , , , , , , , und 5 andere Autor(en). DAC, Seite 178. ACM, (2019)Tier-partitioning for power delivery vs cooling tradeoff in 3D VLSI for mobile applications., , , und . DAC, Seite 92:1-92:6. ACM, (2015)On Enhancing Power Benefits in 3D ICs: Block Folding and Bonding Styles Perspective., , , , und . DAC, Seite 4:1-4:6. ACM, (2014)Profile-Driven Instruction Mapping for Dataflow Architectures., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (12): 3017-3025 (2006)Fast bidirectional shortest path on GPU., , , , , und . IEICE Electron. Express, 13 (6): 20160036 (2016)