( en | de | ru )

 

Disambiguierung von "Balas, Robert"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
ControlPULP: A RISC-V Power Controller for HPC Processors with Parallel Control-Law Computation Acceleration.

, , , , , , , und . SAMOS, Volume 13511 von Lecture Notes in Computer Science, Seite 120-135. Springer, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Gnana Prakash Balasubramanian

Kaipa Balasankara Reddy

Krishnakumar Balasubramanian

Eduard Balasch

Vahan Balassanian

 

Weitere Publikationen von Autoren mit dem selben Namen

RISC-V for Real-time MCUs - Software Optimization and Microarchitectural Gap Analysis., und . DATE, Seite 874-877. IEEE, (2021)Towards a RISC-V Open Platform for Next-generation Automotive ECUs., , , , , , , und . MECO, Seite 1-8. IEEE, (2023)Well-being in isolation: Exploring artistic immersive virtual environments in a simulated lunar habitat to alleviate asthenia symptoms., , , , , , , , , und 7 andere Autor(en). CoRR, (2023)An Open-Source Scalable Thermal and Power Controller for HPC Processors., , , , , , und . ICCD, Seite 364-367. IEEE, (2020)Learning Affective Responses Through Evaluative Conditioning - New Developments in Affective Computing., und . MIDI, Volume 440 von Lecture Notes in Networks and Systems, Seite 259-266. Springer, (2021)PELS: A Lightweight and Flexible Peripheral Event Linking System for Ultra-Low Power IoT Processors., , , , und . DATE, Seite 1-6. IEEE, (2024)ControlPULP: A RISC-V Power Controller for HPC Processors with Parallel Control-Law Computation Acceleration., , , , , , , und . SAMOS, Volume 13511 von Lecture Notes in Computer Science, Seite 120-135. Springer, (2022)ControlPULP: A RISC-V On-Chip Parallel Power Controller for Many-Core HPC Processors with FPGA-Based Hardware-In-The-Loop Power and Thermal Emulation., , , , , , , und . Int. J. Parallel Program., 52 (1-2): 93-123 (April 2024)AXI-REALM: A Lightweight and Modular Interconnect Extension for Traffic Regulation and Monitoring of Heterogeneous Real-Time SoCs., , , , , , und . DATE, Seite 1-6. IEEE, (2024)PELS: A Lightweight and Flexible Peripheral Event Linking System for Ultra-Low Power IoT Processors., , , , und . CoRR, (2023)