( en | de | ru )

 

Disambiguierung von "Ichihara, Hideyuki"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Channel Width Test Data Compression under a Limited Number of Test Inputs and Outputs.

, , , und . VLSI Design, Seite 329-334. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hideyuki Sakamoto

 

Weitere Publikationen von Autoren mit dem selben Namen

A Design of Reliable Linear FSMs with Equivalent States in Stochastic Computing., , und . DFT, Seite 1-6. IEEE, (2021)Channel Width Test Data Compression under a Limited Number of Test Inputs and Outputs., , , und . VLSI Design, Seite 329-334. IEEE Computer Society, (2003)An Empirical Approach to RTL Scan Path Design Focusing on Structural Interpretation in Logic Synthesis., , , und . ITC-Asia, Seite 55-60. IEEE, (2019)A Practical Threshold Test Generation for Error Tolerant Application., , , und . IEICE Trans. Inf. Syst., 93-D (10): 2776-2782 (2010)Test Compression Based on Lossy Image Encoding., , , und . Asian Test Symposium, Seite 273-278. IEEE Computer Society, (2011)Dynamic Test Compression Using Statistical Coding., , , und . Asian Test Symposium, Seite 143-. IEEE Computer Society, (2001)On Test Generation with A Limited Number of Tests., , und . Great Lakes Symposium on VLSI, Seite 12-15. IEEE Computer Society, (1999)Designing area-efficient controllers for multi-cycle transient fault tolerant systems., , , und . ETS, Seite 1-2. IEEE, (2015)State Encoding with Stochastic Numbers for Transient Fault Tolerant Linear Finite State Machines., , , und . DFT, Seite 1-6. IEEE, (2019)Reliability Analysis of Approximate Multipliers with Recovery Schemes., , , und . ATS, Seite 1-6. IEEE, (2023)