( en | de | ru )

 

Disambiguierung von "Karnik, Tanay"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
HiSIM: hierarchical interconnect-centric circuit simulator.

, , und . ICCAD, Seite 489-496. IEEE Computer Society / ACM, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Izzet Tanay

Emre Tanay

Kevser Eda Tanay

 

Weitere Publikationen von Autoren mit dem selben Namen

High-frequency DC-DC conversion : fact or fiction., , , , und . ISCAS, IEEE, (2006)F5: Frequency generation and clock distribution., , , , , , , und . ISSCC, Seite 508-509. IEEE, (2013)Logic soft errors in sub-65nm technologies design and CAD challenges., , , und . DAC, Seite 2-4. ACM, (2005)3DICs for tera-scale computing: a case study., , und . ISPD, Seite 77-78. ACM, (2011)Error Detection and Correction in Microprocessor Core and Memory Due to Fast Dynamic Voltage Droops., , , , , , , , , und 1 andere Autor(en). IEEE J. Emerg. Sel. Topics Circuits Syst., 1 (3): 208-217 (2011)CPU Microarchitectural Performance Analysis of SVT-AV1 Encoder., , , und . ICIP, Seite 3045-3049. IEEE, (2023)Microprocessor system applications and challenges for through-silicon-via-based three-dimensional integration., , und . IET Comput. Digit. Tech., 5 (3): 205-212 (2011)A 93 TOPS/Watt Near-Memory Reconfigurable SAD Accelerator for HEVC/AV1/JEM Encoding., , , , , , , , und . DATE, Seite 1400-1403. IEEE, (2021)Innovations for Intelligent Edge., , , , und . ESSCIRC, Seite 41-44. IEEE, (2022)A 22nm dynamically adaptive clock distribution for voltage droop tolerance., , , , und . VLSIC, Seite 94-95. IEEE, (2012)