Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Logic and Memory Design Based on Unequal Error Protection for Voltage-scalable, Robust and Adaptive DSP Systems., , und . J. Signal Process. Syst., 68 (3): 415-431 (2012)A Low Complexity Reconfigurable DCT Architecture to Trade off Image Quality for Power Consumption., und . J. Signal Process. Syst., 53 (3): 399-410 (2008)Robust subthreshold logic for ultra-low power operation., , und . IEEE Trans. Very Large Scale Integr. Syst., 9 (1): 90-99 (2001)On effective IDDQ testing of low-voltage CMOS circuits using leakage control techniques., , und . IEEE Trans. Very Large Scale Integr. Syst., 9 (5): 718-725 (2001)Dynamic Bit-Width Adaptation in DCT: An Approach to Trade Off Image Quality and Computation Energy., , und . IEEE Trans. Very Large Scale Integr. Syst., 18 (5): 787-793 (2010)Enabling Deep Spiking Neural Networks with Hybrid Conversion and Spike Timing Dependent Backpropagation., , , und . ICLR, OpenReview.net, (2020)High Performance and Low Power Electronics on Flexible Substrate., , , und . DAC, Seite 274-275. IEEE, (2007)On the energy benefits of spiking deep neural networks: A case study., , und . IJCNN, Seite 971-976. IEEE, (2016)Fast and accurate estimation of SRAM read and hold failure probability using critical point sampling., , , und . IET Circuits Devices Syst., 4 (6): 469-478 (2010)Variation Estimation and Compensation Technique in Scaled LTPS TFT Circuits for Low-Power Low-Cost Applications., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 28 (1): 46-59 (2009)