Autor der Publikation

Optimal wiresizing for interconnects with multiple sources.

, und . ACM Trans. Design Autom. Electr. Syst., 1 (4): 478-511 (1996)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

LOPASS: A Low-Power Architectural Synthesis System for FPGAs With Interconnect Estimation and Optimization., , , und . IEEE Trans. Very Large Scale Integr. Syst., 18 (4): 564-577 (2010)Buffer block planning for interconnect planning and prediction., , und . IEEE Trans. Very Large Scale Integr. Syst., 9 (6): 929-937 (2001)Automated Systolic Array Architecture Synthesis for High Throughput CNN Inference on FPGAs., , , , , , , und . DAC, Seite 29:1-29:6. ACM, (2017)Automated accelerator generation and optimization with composable, parallel and pipeline architecture., , , und . DAC, Seite 154:1-154:6. ACM, (2018)Pin assignment with global routing for general cell designs.. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 10 (11): 1401-1412 (1991)Delay-Optimal Technology Mapping for FPGAs with Heterogeneous LUTs., und . DAC, Seite 704-707. ACM Press, (1998)General Models and Algorithms for Over-the-Cell Routing in Standard Cell Design., , und . DAC, Seite 709-715. IEEE Computer Society Press, (1990)High-Performance Clock Routing Based on Recursive Geometric Aatching., , und . DAC, Seite 322-327. ACM, (1991)A Two-pole Circuit Model for VLSI High-speed Interconnection., , , , und . ISCAS, Seite 2129-2132. IEEE, (1993)A unified optimization framework for simultaneous gate sizing and placement under density constraints., , und . ISCAS, Seite 1207-1210. IEEE, (2011)