Autor der Publikation

Limit cycle counting based smart background calibration of continuous time sigma delta ADCs.

, , , und . ISCAS, Seite 722-725. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Preamplifier Design Strategies for Capacitive Sensing of Electrophysiological Signals., , , , und . ICECS 2022, Seite 1-4. IEEE, (2022)The Impact of the AFE BPF in Ultrasound Harmonic Imaging: An In-Vitro Phantom Study., , , , , , , , und . BioCAS, Seite 1-4. IEEE, (2021)Design of high-performance asynchronous sigma delta modulators with a binary quantizer with hysteresis., , , , und . CICC, Seite 181-184. IEEE, (2004)Adaptive motion-artifact reduction in capacitive ECG measurements by using the power-line interference., , , , , , und . MeMeA, Seite 1-5. IEEE, (2018)Limit cycle counting based smart background calibration of continuous time sigma delta ADCs., , , und . ISCAS, Seite 722-725. IEEE, (2014)Sigma-delta modulators operating at a limit cycle., , und . IEEE Trans. Circuits Syst. II Express Briefs, 53-II (5): 399-403 (2006)A 1.2V 121-Mode CT ΔΣ Modulator for Wireless Receivers in 90nm CMOS., , , , , , , und . ISSCC, Seite 242-600. IEEE, (2007)Bitstream switching rate based calibration of delta-sigma modulators., , , und . ISCAS, Seite 2293-2296. IEEE, (2015)A Background Calibration Technique Based on Limit Cycles for Reconfigurable Sigma Delta Modulators., , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 5 (4): 584-597 (2015)On the characterization of limit cycle modes in oversampled data converters.. ISCAS, Seite 1073-1076. IEEE, (2010)