( en | de | ru )

 

Disambiguierung von "Egawa, Ryusuke"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Designing an Open Database of System-Aware Code Optimizations.

, , und . CANDAR, Seite 369-374. IEEE Computer Society, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ryusuke Shimada

Masashi Egawa

Yuko Egawa

Kazuko Pfeiffer-Egawa

 

Weitere Publikationen von Autoren mit dem selben Namen

Foreword., und . IEICE Trans. Electron., 106 (6): 301-302 (Juni 2023)Performance Evaluation of a Next-Generation SX-Aurora TSUBASA Vector Supercomputer., , , , , , und . ISC, Volume 13948 von Lecture Notes in Computer Science, Seite 359-378. Springer, (2023)A Systolic Memory Architecture for Fast Codebook Design based on MMPDCL Algorithm., , , , und . ITCC (1), Seite 572-578. IEEE Computer Society, (2004)Improving the Accuracy in SpMV Implementation Selection with Machine Learning., , , , und . CANDAR (Workshops), Seite 172-177. IEEE, (2020)Design of a 3-D stacked floating-point adder., , und . 3DIC, Seite 1-4. IEEE, (2013)A power-aware shared cache mechanism based on locality assessment of memory reference for CMPs., , , und . MEDEA@PACT, Seite 113-120. ACM, (2007)Modeling of cache access behavior based on Zipf's law., , , und . MEDEA@PACT, Seite 9-15. ACM, (2008)A media-oriented vector architectural extension with a high bandwidth cache system., , , , und . COOL Chips, Seite 1-3. IEEE Computer Society, (2012)A cache partitioning mechanism to protect shared data for CMPs., , , , und . COOL Chips, Seite 1-2. IEEE Computer Society, (2016)Effects of MSHR and Prefetch Mechanisms on an On-Chip Cache of the Vector Architecture., , , , , , und . ISPA, Seite 335-342. IEEE Computer Society, (2008)