Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A low-power dual-PFD phase-rotating PLL with a PFD controller for 5Gb/s serial links., , , , und . ISCAS, Seite 2159-2162. IEEE, (2012)0.37mW/Gb/s low power SLVS transmitter for battery powered applications., , , , , , und . ISCAS, Seite 1955-1958. IEEE, (2012)Dynamic Power Reduction of TCAM Using Selective Precharging of Match Lines., und . IEEE Big Data, Seite 6633-6635. IEEE, (2022)A Study of Read Margin Enhancement for 3T2R Nonvolatile TCAM Using Adaptive Bias Training., , , und . IEEE Trans. Very Large Scale Integr. Syst., 27 (8): 1840-1850 (2019)A Comparative Analysis of Middle-of-Line Contact Architectures for Complementary FETs., , , , und . IEEE Access, (2025)A 3.0 Gb/s clock data recovery circuits based on digital DLL for clock-embedded display interface., , , , und . ESSCIRC, Seite 454-457. IEEE, (2012)An 8Gb/s/pin 9.6ns Row-Cycle 288Mb Deca-Data Rate SDRAM with an I/O Error-Detection Scheme., , , , , , , , , und 9 andere Autor(en). ISSCC, Seite 527-536. IEEE, (2006)A Non-linear Input Converter Inversely Pre-distorted Against Nonlinear Behavior of FG-based Neuromorphic Synaptic Devices., und . ISOCC, Seite 409-410. IEEE, (2021)Smart Adaptive Refresh for Optimum Refresh Interval Tracking using in-DRAM ECC., und . MWSCAS, Seite 822-825. IEEE, (2020)Local NOR and global NAND match-line architecture for high performance CAM., und . MWSCAS, Seite 707-710. IEEE, (2017)