Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A preactivating mechanism for a VT-CMOS cache using address prediction., , , , und . ISLPED, Seite 247-250. ACM, (2002)Pipeline stage unification: a low-energy consumption technique for future mobile processors., , und . ISLPED, Seite 326-329. ACM, (2003)Empirical Study of Latency Hiding on a Fine-Grain Parallel Processor., , und . International Conference on Supercomputing, Seite 220-229. ACM, (1993)Data prefetching and address pre-calculation through instruction pre-execution with two-step physical register deallocation., , , und . MEDEA@PACT, Seite 33-40. ACM, (2007)Limits of Thread-Level Parallelism in Non-numerical Programs., , , und . Inf. Media Technol., 1 (2): 851-859 (2006)Parallel Multi-Context Architecture with High-Speed Synchronization Mechanism., , , , und . IPPS, Seite 336-343. IEEE Computer Society, (1991)Two-Step Physical Register Deallocation for Data Prefetching and Address Pre-Calculation., , , und . Inf. Media Technol., 3 (4): 755-767 (2008)Maintenance Architecture and Its LSI Implementation of a Dataflow Computer with a Large Number of Processors., , , und . ICPP, Seite 584-591. IEEE Computer Society Press, (1986)The Hardware Architecture of the CODA Real-Time Parallel Processor., , , und . PARCO, Seite 395-402. Elsevier, (1993)Evaluation of a Prototype Data Flow Processor of the SIGMA-1 for Scientific Computations., , , und . ISCA, Seite 226-234. IEEE Computer Society, (1986)