Autor der Publikation

System Level Power Reduction for YOLO2 Sub-modules for Object Detection of Future Autonomous Vehicles.

, , , , , und . ISOCC, Seite 151-155. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

The Implementation of a Power Efficient BCNN-Based Object Detection Acceleration on a Xilinx FPGA-SoC., und . iThings/GreenCom/CPSCom/SmartData, Seite 240-243. IEEE, (2019)Prototyping circuit design for Dielectric Electroactive Polymers energy harvesting., , , , und . ISOCC, Seite 450-453. IEEE, (2011)Low cost and highly reliable hardened latch design for nanoscale CMOS technology., und . Microelectron. Reliab., 52 (6): 1209-1214 (2012)Low Power FPGA-SoC Design Techniques for CNN-based Object Detection Accelerator., und . UEMCON, Seite 1130-1134. IEEE, (2019)Implementation of deep learning neural network for real-time object recognition in OpenCL framework., , , , und . ISOCC, Seite 298-299. IEEE, (2017)TDDB-based performance variation of combinational logic in deeply scaled CMOS technology., , und . ISQED, Seite 328-333. IEEE, (2012)Artificial neural network implementation in FPGA: A case study., , und . ISOCC, Seite 297-298. IEEE, (2016)Novel 8-T CNFET SRAM cell design for the future ultra-low power microelectronics., , , und . ISOCC, Seite 243-244. IEEE, (2016)Effective algorithm for integrating clock gating and power gating to reduce dynamic and active leakage power simultaneously., , und . ISQED, Seite 74-79. IEEE, (2011)Hardware-efficient parallel FIR digital filter structures for symmetric convolutions., und . ISCAS, Seite 2301-2304. IEEE, (2011)