Autor der Publikation

Combining Pel Decimation with Partial Distortion Elimination to increase SAD energy efficiency.

, , und . PATMOS, Seite 177-184. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

On the impacts of pel decimation and High-Vt/Low-Vdd on SAD calculation., , , und . SBCCI, Seite 1-6. IEEE, (2013)Algorithm Selection Framework for Legalization Using Deep Convolutional Neural Networks and Transfer Learning., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (5): 1481-1494 (2022)A New Approach to Video Coding Leveraging Hybrid Coding and Video Frame Interpolation., , , , , und . SBCCI, Seite 1-6. IEEE, (2023)Design of Energy-Efficient Gaussian Filters by Combining Refactoring and Approximate Adders., , , , , , und . ISCAS, Seite 1-5. IEEE, (2021)Block matching hardware architecture for SATD-based successive elimination., , und . SBCCI, Seite 149-154. ACM, (2017)Improving the energy efficiency of a low-area SATD hardware architecture using fine grain PDE., , und . SBCCI, Seite 155-161. ACM, (2017)Energy-Efficient Hadamard-Based SATD Architectures., , , und . SBCCI, Seite 36:1-36:6. ACM, (2014)Routability-Driven Detailed Placement Using Reinforcement Learning., , , und . VLSI-SoC, Seite 1-2. IEEE, (2022)An Improved Path Enumeration Method Considering Different Fall and Rise Gate Delays., , , und . SBCCI, Seite 208-212. IEEE Computer Society, (1998)Low-Energy and Reduced-Area Hardware Architecture for the Versatile Video Coding FME., , , , , und . SBCCI, Seite 1-6. IEEE, (2023)