( en | de | ru )

 

Disambiguierung von "Bae, Hyeon-Min"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A power-and-area efficient 10 × 10 Gb/s bootstrap transceiver in 40 nm CMOS for reference-less and lane-independent operation.

, , , , , , , und . CICC, Seite 1-4. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kyung-Bae Min

Sung-Min Bae

Ji-Young Hyeon

Soonil Bae

Hyeon-Bong Pyo

 

Weitere Publikationen von Autoren mit dem selben Namen

An on-chip stochastic sigma-tracking eye-opening monitor for BER-optimal adaptive equalization., , , , und . CICC, Seite 1-4. IEEE, (2015)An efficient data extraction method for high-temporal-and-spatial-resolution near infrared spectroscopy (NIRS) systems., , und . ISCAS, Seite 560-563. IEEE, (2012)F6: I/O design at 25Gb/s and beyond: Enabling the future communication infrastructure for big data., , , , , und . ISSCC, Seite 1-2. IEEE, (2015)11.1 A time-divided spread-spectrum code based 15pW-detectable multi-channel fNIRS IC for portable functional brain imaging., , , , , und . ISSCC, Seite 1-3. IEEE, (2015)Robust Single-Probe Quantitative Ultrasonic Imaging System With a Target-Aware Deep Neural Network., , , , und . IEEE Trans. Biomed. Eng., 68 (12): 3737-3747 (2021)8.1 A 6Gb/s transceiver with a nonlinear electronic dispersion compensator for directly modulated distributed-feedback lasers., , , , , , und . ISSCC, Seite 138-139. IEEE, (2014)Link Bit-Error-Rate Requirement Analysis for Deep Neural Network Accelerators., , , und . ISCAS, Seite 1-5. IEEE, (2021)A 26-Gb/s Framed-Pulsewidth Modulation Transceiver for Extended Reach Optical Links., , , , , , , , , und 6 andere Autor(en). IEEE J. Solid State Circuits, 59 (8): 2506-2517 (August 2024)A power-and-area efficient 10 × 10 Gb/s bootstrap transceiver in 40 nm CMOS for reference-less and lane-independent operation., , , , , , , und . CICC, Seite 1-4. IEEE, (2015)Design Considerations and Performance Trade-Offs for 56Gb/s Discrete Multi-Tone Electrical Link., , , , und . MWSCAS, Seite 1147-1150. IEEE, (2019)