( en | de | ru )

 

Disambiguierung von "Stenström, Per"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Introduction to the JPDC special issue on Perspectives on Parallel and Distributed Processing.

, , und . J. Parallel Distributed Comput., 74 (7): 2543 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Per Segebrecht

Per Davidsson

Per Zemke

Per Stickforth

Per Nerdinger

 

Weitere Publikationen von Autoren mit dem selben Namen

Improving power efficiency of D-NUCA caches., , , , und . SIGARCH Comput. Archit. News, 35 (4): 53-58 (2007)DELTA: Distributed Locality-Aware Cache Partitioning for Tile-based Chip Multiprocessors., , , und . IPDPS, Seite 578-589. IEEE, (2020)A Survey of Cache Coherence Schemes for Multiprocessors.. Computer, 23 (6): 12-24 (1990)Starvation-free commit arbitration policies for transactional memory systems., und . SIGARCH Comput. Archit. News, 35 (1): 39-46 (2007)Enhancing Last-Level Cache Performance by Block Bypassing and Early Miss Determination., und . Asia-Pacific Computer Systems Architecture Conference, Volume 4186 von Lecture Notes in Computer Science, Seite 52-66. Springer, (2006)Characterising and Modelling Shared Memory Accesses in Multiprocessor Programs., und . Parallel Comput., 22 (6): 869-893 (1996)Using Write Caches to Improve Performance of Cache Coherence Protocols in Shared-Memory Multiprocessors., und . J. Parallel Distributed Comput., 26 (2): 193-210 (1995)High-Performance Embedded Architecture and Compilation Roadmap., , , , , , , , , und 1 andere Autor(en). Trans. High Perform. Embed. Archit. Compil., (2007)A compiler algorithm that reduces read latency in ownership-based cache coherence protocols., und . PACT, Seite 69-78. IFIP Working Group on Algol / ACM, (1995)LV*: A low complexity lazy versioning HTM infrastructure., , und . ICSAMOS, Seite 231-240. IEEE, (2010)